Laporan Akhir (Percobaan 1)
I. Jurnal [Kembali]
II. Alat dan Bahan[Kembali]
a. Signal Generator
b. Power
c. Switch (SPDT)
d. Ground
e. LED
f. IC 74LS112 (JK flip flop)
III. Rangkaian Simulasi [Kembali]
IV. Prinsip Kerja [Kembali]
Setiap flip-flop yang tersusun pada rangkaian akan menerima input secara bergantian (satu persatu). Misalkan JK Flip-flop A merupakan JK Flip-flop pertama yang dekat dengan clock, maka output Q komplemen dari JK Flip-flop A akan menjadi input clock pada JK Flip-flop B, output Q komplemen JK Flip-flop B akan menjadi input clock JK Flip-flop C, dan output Q komplemen JK Flip-flop C akan menjadi input clock JK Flip-flop D.
V. Video Simulasi[Kembali]
VI. Analisa [Kembali]
1. Jelaskan prinsip kerja rangkaian.
Jawab : Rangkaian ini merupakan rangkaian asynchronous dimana jika rangkaian diberi input clock, maka setiap flip-flop yang tersusun akan menerima input secara bergantian ( satu persatu). Misalkan JK Flip-flop A merupakan JK Flip-flop pertama yang dekat dengan clock, maka output Q komplemen dari JK Flip-flop A akan menjadi input clock pada JK Flip-flop B, output Q komplemen JK Flip-flop B akan menjadi input clock JK Flip-flop C, dan output Q komplemen JK Flip-flop C akan menjadi input clock JK Flip-flop D.
2. Analisa sinyal output yang dikeluarkan JK Flip-flop kedua dan ketiga.
Jawab : Pada JK Flip-flop kedua (B) , input clock yang berasal dari output Q komplemen pada JK Flip-flop Pertama (A). Output dari JK Flip-flop A akan membutuhkan 2 kali clock untuk mengubah outputnya. Saat input clock dari JK Flip-flop B berasal dari output JK Flip-flop A , JK Flip-flop B akan membutuhkan durasi waktu yang lebih lama untuk mengubah outputnya yang membutuhkan 4 kali clock. Pada JK Flip-flop ketiga (C) , dikarenakan inputan clock berasal dari output JK Flip-flop (B) , maka output akan membutuhkan lebih lama untuk mengubah outputnya yang mana membutuhkan 8 kali clock.
VII. Download [Kembali]
Comments
Post a Comment